PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-173471

(43) Date of publication of application: 26.07.1991

(51)Int.CI.

H01L 27/118 H05K 3/00

(21)Application number : 01-312541

(71)Applicant : NEC CORP

HOKURIKU NIPPON DENKI

SOFTWARE KK

(22) Date of filing:

01.12.1989

(72)Inventor: TAWADA SHIGEYOSHI

MIZUMAKI TOSHIHIRO


(54) WIRING STRUCTURE OF MASTER SLICE SYSTEM LSI

(57)Abstract:

PURPOSE: To comparatively easily adjust wiring length by arranging a first and a second wiring layer wherein a vertical and a horizontal wiring lattice are defined and a third wiring layer wherein a wiring lattice connecting diagonal lines of both lattices is defined.

CONSTITUTION: When both of the lattice intervals in the vertical and the horizontal directions are (d), the wiring length between the terminals t1 and t2 of a wiring network is shorter than or equal to 8d, in order to satisfy restrictions like the delay time of an LSI required for high speed operation. When wiring process is performed by using a first and a second wiring layer 2 in accordance with the order that the angle of the line connecting the terminals t1 and t2 is approximate to 0° or 90°, the wiring





between the terminal t1 and t2 is detoured by wiring routes 101 and 102, and a wiring route 201 of α length 12d is obtained. On the other hand, by constituting an oblique wiring between the terminals t1 and t2 by using the layer 3, a wiring route 221 of a length I=4.22/1d can be obtained as follows, the wiring routes 101 and 102 are not corrected, and through holes 231 and 232 between the first and the this wiring 1, 3 are arranged at the positions of the terminals t1 and t2.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑯日本国特許庁(JP)

①特許出願公開

@ 公 開 特 許 公 報 (A) 平3-173471

(Dint. Cl. 3

識別記号

庁内茲理督号

48公開 平成3年(1991)7月26

H 01 L 27/118 H 05 K 3/00

D 6921-5E

H 01 L 21/82

審査請求 未請求 請求項の数 1

/A 1 (全 4 質

◎発明の名称 マスタスライス方式LSIの配線構造

②特 類 平1-312541

②出 夏 平1(1989)12月1日

免款 旺 娄 水 汝 /李 ·

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内 石川県石川郡錦来町安養寺 1 番地 北陸日本電気ソフト

エア株式会社内

⑪出 题 人 日本電気保式会社

勿出 願 人 北陸日本電気ソフトウ

東京都港区芝 5 丁目 7 番 1 号 石川県石川都鶴来町安養寺 1 番地

エア株式会社

図代 理 人 弁理士 阿原 純一

<u> </u>

1. 発別の名称

マスタスライス方式もSIの配線接塩

2. 特許請求の範囲

退直方向および水平方向の配線相子が定義され た第1の配線層および第2の配線層と、

これら第1の配線をおよび第2の配線を定定機 された垂直方向および水平方向の配線を子の各種 子点の封角を結ぶ斜めの配領様子が定義された餅 3の配線はと

ゼゼヤルことを特別とするマスクスタイス方式 し 5 i の配理構造。

3. 発明の評価な説明

(産業上の利用分野)

本発明はマスクステイス方式し5 1 の配線譲遠 に関し、外に配線工程以前のマスクを共適とし起 球に関するマスクのみを品通ごとに設計製作して 1.5.1 を作成するマスクスタイス方式に5 1 の配 健療、この他のマスタスライス方式LSIの配 機構造では、すべての配線層の配線結子が飛程方 関および水平方向に定義されていた(参考文献: 『福延装置のCAU』、情報処理学会、認知SG 年3月10日発行)。

いと、集2回に示すように、重型方向物子協議 および水平方向権子関係をともにもとしたとかに 記載ネットの電子と1分よび破子に2間の配解子 が高速動作を必要とするし、31の遺跡時間等の制 物を過程するために81以内であるという新頭が ある場合を判にとって説明すると、時子に12分 皮に近いものから順に第1の紀線型1分には30 皮に近いものから順に第1の紀線型1分にが正さ の配線第2を聞いて配線する配線処理を行った記 現、第197とによって減子に1対よび発子に2間 の配線が近回させられ、配線長197スタスライス

特周平3-173471(2)

競技器(11および11?を得ることにより、制 因を満たすだ領長84の配線経路211を例でい

(数弱が解決しようとする路間)

上述した従来のマスタスライス方式しますの配 級組造では、高速制作を必要とするしますの最低 時期等の制的を場定するために設定された配算器 に制度がある配類ネットの配縁において配類処理 彼にその制限が満たされなかった場合に、制限を 読たすようにするために他の配摘を移動させて配 級の修正を行う必要があったので、配線の修正に を大な工数を変するという欠点がある。

また、配縁の修正を行っても配給長の関係を摘 たすことができなかった場合には、ブロックの配 複線正等を行って記録処理をやり直す必要があり、 さらに処理時間が増大するという欠点がある。

本発明の目的は、上述の点に総か、第1の配数 備および第2の配縁頭に定義された重変方向および水平方向の配替様子の各様子点の対角を指半数 りの配録様子が変換された数3個の配稿層を利用 して、他の記憶を移動したりブコックの配置位置 を変更したりすることなしに、比較的容易に配理 裏の調整を持うことかできるマスタスライス方式 LSIの記憶接近を提供することにある。

(智慧を解決するための手段)

本発明のマスタスライス方式し S J の配線協会 は、重直方向および水平方向の配線格子が定義された影 I の配線器および第 2 の配線器と、これら 第 1 の配線器および第 2 の配線器に定義された基 医方向および水平方向の配線格子の多 場子点の対 角 モはお終めの配線格子が定義された第 3 の配線 層とを有する。

(作用)

本売別のマスタスライス方式しますの配舗構造では、第1の配線層および第2の配線層に固直方 同および水平方向の配線接手が定置され、第3の 配線層に第1の配線層および第2の配線層に定設 された配置方向および水平方向の配線指手の参格 子点の傾角を結ぶ約3の配線指字が定置される。

(出版)

次に、本見別について顧面を参数して存得に裁 明する。

次に、このように様成された本実施的のマステスティス方式 LSIの配領構造における配線機能について、第2個~第4個を参照しながら資料的に延明する。

第2回に示すように、地位方向格子回隔および 水平方向格子関隔をともにもとしたとさに配線ネットの粒子(1 および様子(2 間の配紙長が高速 動作を必要とする1 S I の選組時間等の制約を構 及するために8 4 以内であるという制度がある場 会を例にとって試例すると、漢字に1かよび地子 : 2 間を時本直接の角度かり被求たは90度に近 いものから概に第1の配線層1および第2の配線 第2を用いて記跡する配線処理を行った結果、第 3 図に示すように、配線紙器191と配線送器1 0 2 とによって新子に1および漢字に2間の配線 が迂回させられ、配線紙器124の配線器路291 がほられたときに、数4回に来すように、配線紙 路101および102を修正せずに、第4下1お よび漢子: 2の位置に無すの配線層1および第3 の配線署3間のスルーケール231および第3 を解数し、端子に1および漢子: 2間を第3の配 額署3を用いて斜めの配物を行うことにより、斜 限を換たす配線長

- 4- 1447 + (44) *
- 4 V2 d

の配線機器を21を得ることができる。

(見明の幼果)

以上表明したように本発明は、高速軟件を必要 とするしSIの連絡時間等の領的を満足するため

持開平3-173471 (3)

に設定された配額長の紙限に対して第1の配譲層 および第2の配線層を用いて配額処理を行った後 に制限を済たしていない配路を頻限を満たすよう にするために第1層の配額層を利用することによ り、他の配理を停路したりブロックの配便位置を 変更したりすることなしに、比較的容易に配知長 の確整を行うことができる類似がある。

4. 図面の日本なが明

将)図は本元明の一変遊劇に係るマスタスライス方式もSIの配線構造を示す図、

第2関は配線ネットの湯子ペアの一例を示す図、 第3回は第1の配線隔および第2の配線原を用

いた記録光理後の配製例を示す例、 歌・四は第3の配線器を用いて人平修正を行っ

第5間は第1の配線管および第2の配線路を用いて人手線正を行った後の配線的を示す関である。 図において、

1・・・男1の転換器、

た後の記録数を示す図、

2・・・第2の転線層、

1・・・おきの配納度、


101,102.221:院科経路,

231, 232・スルーホール、

しし、して・何子である。

付非出職人 日 本 電 気 焼 武 金 社 北陸日本電気ソフトウェア貸収会社 祝 康 人 寿 寛 士 何 原 後 一

第 1 図




第1の武権をおよび再2の配復権的 定義をれた配 男子


i Kwaruka an

次3の配線層化収収された配線格子

第2数



特閒平3-173471 (4)



斯 5 風

ERHA III

然即提购 211

(19) Japanese Patent Office (JP)

(12) UNEXAMINED PATENT APPLICATION GAZETTE (A)

(11) Unexamined Patent Application Publication [KOKAI] No. H3-173471 [1991]

(43) KOKAI Date: July 26, 1991

(51) Int. Cl.⁵

I.D. Symbol

Intern. Ref. No.

H 01 L 27/118

D

6921-5E

H 05 K 3/00

8225-5F

H 01 L 21/82

M

Examination Request Status: Not yet requested

Number of Claims: 1

(Total 4 pages [in orig.])

(54) Title of Invention

Master Slice LSI Wiring Structure

(21) Patent Application No.

H1-312541 [1989]

(22) Filing Date:

December 1, 1989

(72) Inventor

Shigeyoshi Tawada

c/o NEC Corporation

5-33-1 Shiba, Minato-ku, Tokyo

(72) Inventor

Toshihiro Mizumaki

c/o Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(71) Applicant

NEC Corporation

5-7-1 Shiba, Minato-ku, Tokyo

(71) Applicant

Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(74) Agent Junichi Kawahara, patent attorney

Specificati n

1. Title of Invention

Master Slice LSI Wiring Structure

2. Claims

A master slice LSI wiring structure comprising:

a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and

a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in said first wiring layer and second wiring layer.

3. Detailed Description of Invention

[Field of the Invention]

This invention concerns a master slice LSI wiring structure, and more particularly concerns a master slice LSI wiring structure for producing LSIs, wherewith, using common masks prior to the wiring step, only masks pertaining to the wiring are designed and fabricated individually for each product type.

[Prior Art]

Conventionally, in this type of master slice LSI wiring structure, all of the wiring lattice members in the wiring layers are defined in the vertical direction and horizontal direction (cf. "Ronri Sochi no CAD [Logic Device CADs]", Joho Shori Gakkai (Japan Society for Information Processing), March 20, 1981).

A case is now described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, with the conventional master slice LSI wiring structure, as diagrammed in Fig. 5, the wiring paths 101 and 102 are altered manually to yield wiring paths 111 and 112, whereby the wiring path 211 having a wiring length of 8d which

satisfies the restriction is obtained.

[Problems Which the Present Invention Attempts to Solve]

With the conventional master slice LSI wiring structure described in the foregoing, if, after the wiring process in wiring a wiring net wherein a limitation is placed on the wiring length in order to satisfy a restriction such as the LSI delay time required for high-speed operation, that limitation has not been met, it is necessary to alter the wiring, moving other wiring, in order to satisfy the limitation. Many steps are required for such alteration, which constitutes a shortcoming.

Furthermore, in cases where the wiring length limitation cannot be met even after the wiring has been altered, it is necessary to redo the wiring process, performing block placement alterations, etc., resulting in a further increase in processing time, which is a shortcoming.

In view of these shortcomings, an object of the present invention is to provide a master slice LSI wiring structure wherewith, using a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined by the first wiring layer and the second wiring layer, wiring lengths can be adjusted with comparative ease, without moving the other wiring or changing block placement positions.

[Means Used to Solve the Abovementioned Problems]

The master slice LSI wiring structure of the present invention comprises: a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer and second wiring layer.

[Operation]

In the master slice LSI wiring structure of the present invention, vertical direction and horizontal direction wiring lattice members are defined in the first wiring layer and the second wiring layer, and diagonal wiring lattice members are defined in the third wiring layer, which diagonal wiring lattice members join the diagonals of the lattice points of the horizontal direction and vertical direction wiring lattice members defined in the first wiring layer and the second wiring layer.

[Embodiments]

The present invention is now described in detail, making reference to the drawings.

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention. The master slice LSI wiring structure in this embodiment comprises: a first wiring layer and a second wiring layer 2 for which vertical-direction and horizontal-direction

wiring lattice members are defined; and a third wiring layer 3 for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer 1 and second wiring layer 2.

The process of implementing the wiring in the master slice LSI wiring structure in this embodiment, configured as stated, is now described specifically, with reference to Fig. 2 to 4.

The case is [again] described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, as diagrammed in Fig. 4, without altering the wiring paths 101 and 102, through holes 231 and 232 are opened between the first wiring layer 1 and the third wiring layer 3 at the positions of the terminals t1 and t2, [respectively,] and diagonal wiring is implemented between terminal t1 and terminal t2 using the third wiring layer 3, thereby obtaining a wiring path 221 having a wiring length equal to

$$a = \sqrt{(44)^{2} + (44)^{2}}$$
 $= 4\sqrt{2}$

which meets the limitation.

[Benefits of Invention]

After wiring processing has been performed using a first wiring layer and a second wiring layer, and there exists wiring that does not meet a wiring length limitation established to satisfy a restriction such as an LSI delay time required for high-speed operation, the present invention, as described in the foregoing, employs a third wiring layer to make that wiring meet that limitation, thereby making it possible to adjust wiring lengths with comparative ease without moving the other wiring or altering block placement positions.

4. Brief Description of Drawings

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention;

Fig. 2 is a diagram of one example of a pair of terminals in a wiring network;

Fig. 3 is a diagram of an example of wiring after the implementation of a wiring process using a first wiring layer and a second wiring layer;

Fig. 4 is a diagram of an example of wiring after a manual alteration using a third wiring

layer; and

Fig. 5 is a diagram of an example of wiring after performing a manual alteration using a first wiring layer and a second wiring layer.

The following reference characters are used in the drawings.

- First wiring layer
- 2 Second wiring layer
- 3 Third wiring layer
- 101, 102, 221

Wiring paths

231, 232

Through holes

tl, t2 Terminals


Patent Applicants


NEC Corporation


Hokuriku NEC Software, Ltd.

Agent

Junichi Kawahara, patent attorney







Wiring path 211 Wring path 112

[Translator's Notes]

- 1. The original term koushi, usually translated "lattice" (and sometimes "grating" or "grid") is herein translated "lattice member" because the English word "lattice" refers to the entire lattice and never to its constituent elements or "members" as is apparently intended here.
- 2. The term haisen, as used in microchip technology, may also be translated "interconnect," but is translated by the more common "wiring" herein to avoid confusion.
- 3. The original language [A] ni teigi sareta [B], which occurs frequently in the text, is ambiguous. I have translated it "B defined in A," but it could also mean "B defined by A.